Цифровой сентызатор частоты

  Накопитель фазы D1 представляет собой многоразрядный накапливающий двоичный сумматор, на вход которого подается число К, определяющее синтезируемую частоту. Содержимое накопителя увеличивается на величинуК. через интервалы времени, равные периоду частоты генератора опорной частоты. Двоичные числа на выходе накапливающего сумматора изменяются циклически от нуля до N — емкости накапливающего сумматора и соответствуют изменению текущей фазы от нуля до 360°. За время цикла формируется один период синтезируемой частоты. Чем больше число К, тем короче время никла и, следовательно, короче период синтезируемой частоты. Изменяя это число, можно менять и синтезируемую частоту.
  Двоичные числа, определяющие момент выборок на периоде синусоидального колебания, подаются с накопителя фазы на вычислитель мгновенных значений D2, в качестве которого используется постоянное запоминающее устройство (ПЗУ), где записаны заранее вычисленные значения выборок. Числа с выхода ПЗУ для преобразования в аналоговую форму подают на ЦАП. Оттуда сигнал поступает на ФНЧ UI, на выходе которого образуется выходной сигнал синтезатора.
  Синтезируемую частоту определяют как f=KDf ,где D=f₀/N — шаг изменения частоты синтезатора. При этом период частоты на выходе синтезатора формируется по N/К. выборкам. Емкость накапливающего сумматора V=2, где V — количество его двоичных разрядов. Задаваясь максимальной синтезируемой частотой и шагом изменения частоты, можно по приведенным выше формулам рассчитать частоту опорного генератора и количество разрядов в накапливающем сумматоре.
  Принципиальная схема синтезатора показана на рис. 2. Необходимая частота опорного генератора равна 104,8576 кГц, но из-за отсутствия кварцевого резонатора на эту частоту был использован кварц на частоту 1048,576 кГц и делитель на десять. Кварцевый генератор выполнен на микросхемах DD1.1 и DD1.2, а делитель—на микросхеме DD2.
  Для двадцатиразрядного накапливающего сумматора использованы микросхемы DD3, DD4, DD7—DD10, DD16—DD19. Он состоит из пяти сумматоров и пяти четырехразрядных регистров. Тактовый сигнал регистра подается с делителя частоты DD2 опорного генератора. Каждый сумматор позволяет складывать два четырехразрядных числа. На входы В сумматора поступают сигналы с выходов регистров, на другие входы Л — сигналы восемнадцатиразрядных чисел К. (код частоты), определяющие синтезируемую частоту.
  В синтезаторе использовано ПЗУ DD6—КР556РТ5 емкостью 512 восьмиразрядных чисел. Для увеличения точности задания текущей фазы в ПЗУ записаны выборки одной четверти периода синусоиды, а не целого периода, что эквивалентно увеличению емкости ПЗУ в четыре раза.
  Для формирования полного периода синусоиды по записанным в ПЗУ выборкам используются одиннадцать старших разрядов накапливающего сумматора (выходы регистров DD4, DDIO и DD19). Из них девять младших разрядов используют для проргмирования адреса ПЗУ. Сигналы этих разрядов поступают на адресные входы ПЗУ через сумматоры по модулю два (микросхемы DD11, DD20, DD5.4 }. Эти сумматоры используют в качестве инверторов кода адреса при формировании второй и четвертой четверти периода. Управляет инверторами сигнал разряда накапливающего сумматора DD4 (14).
  Восьмиразрядные числа с выхода ПЗУ DD6 поступают через сумматоры но модулю два DDI2, DD21 на ЦАП DD13. Эти сумматоры служат инверторами чисел с ПЗУ для формирования второй половины периода синусоиды. Управление ими осуществляется старшим разрядом накапливающего сумматора DD4 (13). Для согласования частоты синтезируемого сигнала по уровню нолунериодов используют инвертируемый сигнал старшего разряда накапливающего сумматора, который подают на вход старшего разряда ЦАП DDI (4). В качестве ЦАП используют микросхему К572ПА1Б, которая работает совместно с операционным усилителем DD14 К544УД2А. Для устранения влияния пере ходных процессов, возникающих во время смснь разрядов кода, на качество синтезируемого сигнала - выходной сигнал операционного усилителя DD14 подают на вход ФНЧ через ключ DD15. Этот ключ подключает выход усилителя ко входу ФПЧ во вто рой половине периода частоты опорного генератора когда переходной процесс практически закончен Таким образом, импульсы, поступающие на ФПЧ оказываются в два раза короче, чем длнтелыюсп импульсов на выходе ОУ ЦАП, что приводит к уменьшению уровня сигнала на выходе ФНЧ в две раза. С этим приходится мириться, так как исполь зование ключа DD15 значительно повышает каче ство сигнала. Характеристическое сопротивленш ФНЧ равно 2 кОм, поэтому для его согласованш с источником сигнала включен резистор R15. ФН¹ нагружен на резистор R16.
  Содержимое ПЗУ вычисляется по формуле
A_m=enter{255sin[P/1024(m+0.5)]+0.5},
где eniier(x) — целая часть числа X; т — адрв ПЗУ, который изменяется от нуля до 511.
  Вычисленные величины мгновенных значений от счетов на четверти периода синусоидального коле бания приведены для компактности в шестнадцати рнчной системе счисления в таблице. При пользова нии таблицей следует помнить, что в этой систем счисления символам А, В, С, D, Е, F соответствуют числа 10, 11, 12, 13, 14, 15. Два старших разрядадреса ПЗУ приведены в левом вертикальном столбце, младший разряд в первой строке таблицы. Для примера определим содержимое ячейки ПЗУ с адресом 254. Этот адрес в шестнадцатиричной системе счисления записывается как FE. На пересечении строки F и столбца Е записано B3, что соответствует числу 179 в десятичной системе счисления. Следовательно, по адресу 254 ПЗУ записано число 179.
  Как уже упоминалось, синтезируемая частота задается восемнадцатиразрядным двоичным числом К. Так при K=1 частота на выходе синтезатора равна 0,1 Гц, а при K=200000 — 20 кГц. На рис. 3 показана схема задания частоты. Для удобства пользования синтезатором и упрощения схемы индикации частоту в синтезаторе устанавливают с помощью шести переключателей ППЮ-хВ. Каждый переключатель имеет десять положений (от руля до девяти), и в его окне видна только одна цифра, соответствующая данному положению. Сигнал на выходах каждого переключателя (выводы А, В, О. Е) представляет собой четырехразрядное двоичное число, а на выходах всех переключателей — эначение частоты в двоично-десятичном коде. Для управления частотой синтезатора двоично-десятичный кол, набранный с помощью переключателей, деобходимо преобразовать в двоичный. Это делают двоично-десятичный счетчик, выполненный на микросхемах DD1, DD2. DD7, D08, DD13. DD14. двоичный счетчик на микросхемах DD4, DDIO, D015, а также регистры DD5, DD6, DO/I. 0012 и 00/6 . На микросхеме DD3 выполнен генератор тактовых сигналов. Для того чтобы процесс преобразования двоично-десятичного кода в двоичный на самой вы-, сокой частоте не превышал одной секунды, частота генератора выбрана равной 400...500 кГц.
  Двоично-десятичный счетчик работает в режиме вычитания, а двоичный — в режиме сложения. Разрешение на запись информации с переключателей SI — S6 двоично-десятичные счетчики получают по сигналу "WR" (7) поступающему с триггера DD9.2 (12). Этим же сигналом производится установка двоичных счетчиков. На счетные входы двоично-десятичных счетчиков,' соединенных параллельно, поступают сигналы тактового генератора с выхода элемента 003.3(10). Эти же сигналы инвертируются элементом 003.4 (11) и подаются на вход двоичного счетчика и триггера 009.1. Сигналы триггера 009.1 управляют работой регистров 006—005, ООН — 00/2. 00/6.
  В целом устройство задания кода частоты работает следующим образом. После того как сигналом триггера 009.2 запишется информация переключателей S1 — S6 в десятичные счетчики, а двоичные счетчики установятся в “О”, начинается процесс одновременного заполнения этих счетчиков импульсами [актового генератора. Как только десятичный счетчик заполнится (все его декады установятся в нулевое положение), появится сигнал на выводе 7 микросхемы DD14,который разрешит работу триггера 009.1. Переключившись, этот триггер даст разрешение на запись и хранение информации двоичного счетчика в регистре. Эта иж^ормация в двоичном коде будет соответствовать положениям переключателей, записанным в начале' процесса в десятичном счетчике. Следующим импульсом тактового генератора производится переключение триггера 009.2, так как на его "D" вход поступил сигнал разрешения с триггера 009.1 (1). Вновь произойдет запись информации переключателей в десятичные счетчики, а двоичный счетчик установится в "О". Процесс преобразования повторится.
  Принципиальная схема стабилизированного источника питания не приводится, так как не представляет особого интереса.
  Цифровой синтезатор выполнен на трех платах из фольгированного стеклотекстолита. На одной плате размером 205Х120 мм монтируют синтезатор, на другой плате такого же размера — устройство задания частоты. На третьей плате размером 195Х65 мм монтируют элементы блока питания. Все платы синтезатора размещены в корпусе из фольгированного стеклотекстолита размером 300 X X 200Х80 мм. Органы управления синтезатором расположены на его лицевой панели.
  Если прибор собран правильно, он начинает работать сразу после подачи на него питающего напряжения.
  Микросхемы серии 561 полностью сохранят свою работоспособность при напряжении источника питания +5 В. Это дало возможность обойтись одним источником питающего напряжения и отказаться от применения преобразователей уровня между ИМС серии 561 и ПЗУ.
  Налаживание прибора сводится лишь к настройке опорного кварцевого генеоатопа. Необходимую частоту генератора устанавливают подбором емкости конденсаторов С1 и С2.
  Внутренний вид цифрового синтезатора приведен на рис. 4.
  В заключение следует сказать, что при использовании более быстродействующих ИМС можно построить цифровой синтезатор на более высокие частоты.